JCET said it has achieved a significant advance in high-aspect-ratio through-silicon via (TSV) technology and, with partners, completed sample fabrication. The TSV process targets 2.5D/3D advanced packaging, silicon interconnects and heterogeneous integration, intended to strengthen JCET’s microsystem integration process capabilities and provide one-stop manufacturing support for system-level integration of high-compute, high-memory chips.

免責聲明: 上志對本網頁的任何分析，意見，評論，提議，研究報告或市場數據及連結至第三方的網站或資料不會負責。 所有以上提及的資料只代表相關作者的觀點。上志不能及不會保證該等資料的準確性，有效性，及時性及完整性。閣下應進行個人評估及其他適當的研究作投資決定。本網站提供之內容僅供參考，並不構成或成為購買或出售任何投資產品或服務的要約、邀請、招攬或投資建議或推薦。本網站所提及金融產品的價格可升及可跌。過往的表現不應視爲將來表演的指標。風險披露聲明的目的不是披露或討論本網頁的任何金融產品的所有風險及其他重點。閣下應自己評估風險及在進行任何交易前向自己的法律，稅務，財務或其他專業顧問咨詢本網頁提及的任何金融產品。

風險提示: 槓桿式貴金屬交易的保證金交易伴隨巨大的風險，因此並不適合所有投資者。請閣下務必在充分了解其中的風險後在閣下自身可承受的範圍內進行投資。

註冊及營運地址： 香港灣仔軒尼斯道395-399號東區商業中心19樓1905-1906室

上志國際有限公司無法為某些司法管轄區（如阿富汗、美國、伊朗伊斯蘭共和國、朝鮮）的居民提供服務。